M6809 の研究部屋

Z80 の 研究部屋と同じように、 M6809 について個人的に調査したデータを追加していこうと思います。

トップページへ戻る

目次

1. 信号線の調査データ [Dec.16 2012]
2. [INHERENT] [Dec.16 2012]
3. [IMMEDIATE] [Dec.16 2012]
4. [DIRECT] [Dec.16 2012]
5. [EXTENDED] [Dec.16 2012]
6. [INDEXED] [Dec.16 2012]
7. [未整理データ] [Dec.16 2012]

トップページへ戻る

信号線の調査データ [Dec.16 2012]

HD68A09E を FPGA に接続してクロックを L にセットして信号線を読む、クロックを H にセットして信号線を読む、・・・ということを繰り替えして得たデータです。 'E' タイプのため、2 相のクロック信号 Q と E を CPU の外部で作成し供給する必要があります。今回は FPGA で作成した都合上 1 行の分解能が高くデータ量が多くなってしまっていますが、読めなくもないのでそのまま掲載します。 空の行で区切ってあるひとかたまり(24行)が CPU の 1 サイクルです。

例として、ADCA immediate 命令実行時の信号線の変化を次に掲載します。

Addr Data BS BA AVMA LIC BUSY RnW Q E TSC /NMI /IRQ /FIRQ
07FD F0   0  0  1    1   0    0   0 0 0   1    0    0
0100 89   0  0  1    1   0    1   0 0 0   1    0    0
0100 89   0  0  1    1   0    1   0 0 0   1    0    0
0100 89   0  0  1    1   0    1   0 0 0   1    0    0
0100 89   0  0  1    1   0    1   0 0 0   1    0    0
0100 89   0  0  1    1   0    1   0 0 0   1    0    0
0100 89   0  0  1    1   0    1   1 0 0   1    0    0
0100 89   0  0  1    0   0    1   1 0 0   1    0    0
0100 89   0  0  1    0   0    1   1 0 0   1    0    0
0100 89   0  0  1    0   0    1   1 0 0   1    0    0
0100 89   0  0  1    0   0    1   1 0 0   1    0    0
0100 89   0  0  1    0   0    1   1 0 0   1    0    0
0100 89   0  0  1    0   0    1   1 1 0   1    0    0
0100 89   0  0  1    0   0    1   1 1 0   1    0    0
0100 89   0  0  1    0   0    1   1 1 0   1    0    0
0100 89   0  0  1    0   0    1   1 1 0   1    0    0
0100 89   0  0  1    0   0    1   1 1 0   1    0    0
0100 89   0  0  1    0   0    1   1 1 0   1    0    0
0100 89   0  0  1    0   0    1   0 1 0   1    0    0
0100 89   0  0  1    0   0    1   0 1 0   1    0    0
0100 89   0  0  1    0   0    1   0 1 0   1    0    0
0100 89   0  0  1    0   0    1   0 1 0   1    0    0
0100 89   0  0  1    0   0    1   0 1 0   1    0    0
0100 89   0  0  1    0   0    1   0 1 0   1    0    0

0100 89   0  0  1    0   0    1   0 0 0   1    0    0
0101 89   0  0  1    0   0    1   0 0 0   1    0    0
0101 89   0  0  1    0   0    1   0 0 0   1    0    0
0101 89   0  0  1    0   0    1   0 0 0   1    0    0
0101 89   0  0  1    0   0    1   0 0 0   1    0    0
0101 89   0  0  1    0   0    1   0 0 0   1    0    0
0101 89   0  0  1    0   0    1   1 0 0   1    0    0
0101 89   0  0  1    1   0    1   1 0 0   1    0    0
0101 89   0  0  1    1   0    1   1 0 0   1    0    0
0101 89   0  0  1    1   0    1   1 0 0   1    0    0
0101 89   0  0  1    1   0    1   1 0 0   1    0    0
0101 89   0  0  1    1   0    1   1 0 0   1    0    0
0101 55   0  0  1    1   0    1   1 1 0   1    0    0
0101 55   0  0  1    1   0    1   1 1 0   1    0    0
0101 55   0  0  1    1   0    1   1 1 0   1    0    0
0101 55   0  0  1    1   0    1   1 1 0   1    0    0
0101 55   0  0  1    1   0    1   1 1 0   1    0    0
0101 55   0  0  1    1   0    1   1 1 0   1    0    0
0101 55   0  0  1    1   0    1   0 1 0   1    0    0
0101 55   0  0  1    1   0    1   0 1 0   1    0    0
0101 55   0  0  1    1   0    1   0 1 0   1    0    0
0101 55   0  0  1    1   0    1   0 1 0   1    0    0
0101 55   0  0  1    1   0    1   0 1 0   1    0    0
0101 55   0  0  1    1   0    1   0 1 0   1    0    0

ADCA 命令は 2 クロックサイクルで完了する命令です。なので上のかたまり(24行のブロック) 2 つで完了します。

/IRQ と /FIRQ がアサートされた状態になっていますが、ほとんどの命令では CC=$50 の状態でデータを取っているので影響はないです。

今回は実際に 1MHz で CPU を動作させながらデータを取得しているので、アドレスの変化が クロックの変化から 1 ステップ遅れています。

外部(メモリ)からのデータは E の立ち上がりで出力していますが、通常は Q の立ち上がりを起点にすると思います。この辺は少しデータが遅延していることにしてください。

調査したデータを以下に示します(ABC 順)。INDEXED アドレッシングについては X について調査したものだけを tar.gz 形式で置いておきます(サーバーの空きが残り少ないので)。 2 サイクルの INHERENT や IMMEDIATE に関しては実行される命令(内部動作)以外に違いはないため、外部信号に違いはほとんどありません。

データは半自動で取得したため全てのファイルに目を通していません。ミス等発見次第修正します。

トップページへ戻る

[INHERENT]

目次へ戻る

[IMMEDIATE]

目次へ戻る

[DIRECT]

目次へ戻る

[EXTENDED]

目次へ戻る

[INDEXED]

目次へ戻る

[未整理データ]

今後さらに命令を調査することがあれば追加します。

トップページへ戻る

(C) Ki 2012